Diese Baugruppe entstand nach Unterlagen des ACC Berlin. Sie wurde jedoch in bezug auf Adreszbelegung, IS-Auslastung und Signalabsicherung ueberarbeitet und als K 1520 - Karte aufgebaut. Dabei uebernimmt der Systembus die Kopplung mit dem AC 1, und an den Koppelbus wird das Laufwerk angeschlossen. Falls sich der 8 MHz-Takt der Grundkarte verwenden laeszt, kann der Taktgenerator mit seinen Bauelementen entfallen. Der Takt ist dann auf Bruecke B3 einzuspeisen. Zur Funktion sei auf die entsprechende Literatur (Kramer oder Veroeffentlichungen in MP und RFE) verwiesen.

An Meszwerkzeugen wird vor allen Dingen ein Oszi empfohlen, da sich viele Signale so beurteilen lassen.

Die Dokumentation umfaszt :

- * Beschreibung
- * Stueckliste
- * Stromlaufplan
- * Bestueckungsplan

2. Funktion

2.1. Adreszselektion

Die Adreszselektion erfolgt ueber einen 8 Bit-Datenkomperator (DO2). Dieser vergleicht die Adressen ABO3 mit L , ABO4 .. ABO7 mit der Einstellung der Bruecke A und die Signale /M1 mit H und /IORQ mit L. Wenn diese Bedingung erfuellt ist, liegt am Ausgang (Pin 19) ein L an. Damit werden die Decoder DO3 und DO4 und der Treiber DO1 aktiviert. Der Dekoder DO3 stellt mit dem AND-Gatter DO5 die internen Signale /RD und /WR bereit. Das /WR steuert verzoegert mit CO7 die Richtungsschaltung des Bustreibers. Ohne diese Verzoegerung arbeitet der Treiber nicht. Die Verknuepfung der Signale ABO, /WR und /RD erfolgte auf Grund eines Hinweises in der Literatur, damit es zu keinen falschen Signalspielen am FDC kommt (/WR bei ABO=1 oder bei /RD=L).

Fuer den AC 1 wurde die Grundadresse 40h gewaehlt. Die einzelnen Gruppen haben damit folgende Adressen :

```
FDC 40h, 41h - Status FDC WAIT-Gen. 42h, 43h - Daten FDC DL175 44h, 45h - Aktivierung
```

DL175 44h, 45h - Aktivierung WAIT TC 44h, 45h - wird mit gesetztem Bit4 ausgeloest

.pa

Die Bruecke A stellt die Grundadressen wie folgt ein :

- * Verbindung
- - keine Verbindung

2.2. Taktgenerator

Fuer die Erzeugung der 8 MHz wurde ein Standart-Quarz-Oszillator eingesetzt, wie er in der Mikrorechentechnik ueblich ist. Bei einer externen Einspeisung (z.B. vom AC1 aus) kann er entfallen. Ueber einen Frequenzteiler (D13) wird er auf 4 MHz geteilt und dem Controler (D11) zugefuehrt. Weiterhin wird ueber D12 der Schreibtakt gewonnen und ebenfalls dem FDC zugefuehrt.

Dieser Takt ist ein 500 kHz-Takt mit 250 ns Pulsbreite.

2.3 Datenschreibsignal /WD

Das Signal /WD wird aus den Prekompensationssignalen PSO und PS1 gewonnen. Mittels der beiden AND-Gatter von D15 ist eine Freigabe bzw. Sperrung der Signale PS0/PS1 in Abhaengigkeit des DB2 moeglich. Aus einer NOR-Verknuepfung (D14) zwischen PS0 und PS1 entstehen die Signale PS0, /(PS0&PS1) und PS1 die auf den Dateneingaengen 5, 6 und 7 eines 8 auf 1 Multiplexers (D17) liegen.

Die Anwahl der zeitlichen Reihenfolge der drei Datenleitungen wird durch die Eingaenge AO .. A2 festgelegt. AO und A1 werden aus den Teilungsverhaeltnissen Q1 und Q2 des Zaehlers D12 gewonnen. Der Eingang A2 wird fuer die wahlweise Sperrung bzw. Freigabe des Multiplexers in Abhaengigkeit vom WRD-Signal des FDC mit Hilfe des FF D13 genutzt. Vom ausgang des Multiplexers gelangt das Signal WD ueber D20 negiert als /WD auf den

.pa 2.4. Auswertung der Daten DBO ... DBO4

Waehrend die Datenbits DBO ... DB3 in einem D-FF aufgefangen und gespeichert werden, dient DB4 zum Ausloesen eines WAIT-Signals. Dies dient der Aufgabe den Datenlese- und -schreib-prozesz mit der CPU zu synchronisieren. Dadurch ist auch ein Polling bis unter 2MHz Taktfrequenz moeglich. Dies funktioniert folgendermaszen:

Dem FDC werden die notwendigen Lese- bzw. Schreibbefehle uebermittelt. Anstelle der dann laufenden Abfrage des Statusbits wird ein WAIT ausgleloest. Dieses wird entweder durch den INT-Ausgang des FDC oder nach Ablauf von ca. 20 uS aufgehoben. Damit ist auch der REFRESH-Vorgang nicht in Frage

Die Datenbits DBO ... DB3 werden wie folgt genutzt:

DB0 \rightarrow Motorschaltung LW 1 DB1 -> WAIT-Ruecksetzen DB2 -> Prekompensation ein/aus DB3 -> Motorschaltung LW 2 .pa

Aufbau -----

Zuerst wird die LP beschnitten und gebohrt. Danach sollte eine optische Kontrolle speziell der Durchfuehrungen Feinschluesse und Risse. Die gefundenen Fehler werden auf mittels Draht behoben. Es empfielt sich ebenfalls die gesamte Platte beidseitig zu verzinnen. Falls hierzu Loetessenz oder aehnliches (eignet sich sehr gut) benutzt wurde, ist die Platte anschlieszend gruendlich zu reinigen. Rueckstaende haben verheerende Wirkung.

Als naechstes sollten alle nicht durch passive Bauelemente benutzten Bohrungen durchkontaktiert werden. Auch die Bohrungen in die spaeter die IS eingesetzt werden, sollten mit duennem Draht durchkontaktiert werden. Anschlieszend werden die Steckverbinder eingebaut. Der Einbau der Stuetzkondensatoren wird nicht extra erwaehnt. Es sollte zu jedem IS der jeweilge Cs mit eingebaut werden.

Falls der Quarzgenerator benoetigt wird, beginnt der Aufbau mit diesem (D08, Q, R22, R23 und C2). Als naechstes werden D07 und D13 eingebaut und die Bruecke B 2-3 bzw. die externe Einspeisung realisiert. Jetzt kann man die Frequenzteilung auf 4 MHz kontrollieren. Diese muss auch D12/5 und D11/19 nachzuweisen sein. Nun koennen D12, D06 und D05 eingesetzt nachzuweisen sein. Nun koennen D12, D06 und D05 eingesetzt werden. Auch hier werden an den einzelnen Pins die Signale getestet. Es musz die entsprechende Verknuepfung nachweisbar

Als naechstes wird die Adreszdekodierung aufgebaut. Hierzu gehoeren D01, D02, D03, D04 und Gatter von den schon eingebauten D05 und D06. Ebenso die Widerstaende R08 ... R11 und C07. Die Bruecken A 1-2, 3-4 und 7-8 werden geschlossen. Jetzt kann die Platte mit dem AC 1 verbunden werden . Dann wird folgendes Programm mit M 2000 eingegeben :

out (45h),a ld a,0aah out (45h),a jp 2000h 2002 d3 45 2004 3e aa 2006 d3 45 2008 c3 00 20

Diese Programm laeuft unendlich und kann nur mit RESET Diese Programm laeuft unendlich und kann nur mit RESET abgebrochen werden. Als erstes werden die Datenausgaenge von D01 kontrolliert. Hier muessen auf dem Oszi H- und L-Impulse zu sehen sein. Falls dies nicht der Fall ist, werden Pin 9 (OE) und 11 (DIR) kontrolliert. Hier muessen L-Impulse vorhanden sein. Wenn dies der Fall ist, sollte C07 gewechselt werden. Ansonsten werden D02/19 (OE) oder D03 und D04 (DIR) kontrolliert. Hier muessen L-Impulse nachweisbar sein.

Wenn die Funktion in Ordnung ist, werden D09, D18, D19, R01...R04, VD1, VD2, C03, C04 und C08 bestueckt. Hier kann mit dem gleichen Programm gearbeitet werden. An den Ausgaengen von dem gleichen Programm gearbeitet werden. An den Ausgaengen von D09 sind dann Rechteckfolgen sichbar. Wenn an den Ausgaengen von D18 und D19 ein Pull-Up-Widerstand von ca. 1 KO gegen 5P angeschlossen wird, sind hier im Ruhestand 5P und nach Programmstart 0V zu messen. Nach Beenden dieses Programms (RESET) geht der Pegel nach einigen Sekunden (3-5) wieder auf 5P. Falls dies nicht der Fall ist, sollte die RESET-Leitung nach D09/1 ueberprueft werden.

der Rest bestueckt werden, da es hier kaum noch chkeiten gibt. Man sollte jedoch nach Einbau jeder Nun kann Pruefmoeglichkeiten gibt. Man sollte jedoch nach Einbau jeder IS mit ihrem Stuetz-C die Stromaufnahme ueberpruefen, um rechtzeitig Schluesse zu erkennen. Weiterhin koennen auch Grundfunktionen der IS ueberprueft werden. Bevor der Controler (D11) – moeglichst mit Fassung – eingesetzt wird, sollte man kontrollieren, ob an seinen Ausgaengen offene DL-Eingaenge und an seinen Eingaengen saubere TTL-Pegel anliegen. Wenn dies der Fall ist, kann D11 eingesetzt werden.

Der Anschlusz des Laufwerks erfolgt bei 1.6 - Laufwerken entsprechend der Belegung von X2 (Koppelbus). Bei 1.2 - Laufwerken ist nach RFE H.4/89 zu verfahren. Die LED der Laufwerke glimmt leicht, da der Controler sie laufend auf Bereitschaft abfragt. Nun sollte das entsprechende Bereitschaft abfragt. Nun sollte das entsprechende Formatierungsprogramm geladen und gestartet werden. Wenn dieses

laeuft, kann anschlieszend das FDC-Programm gestartet werden, und eine Inhaltsangabe der Diskette erfolgen. Falls es noch nicht laeuft, muessen die Signale vom Laufwerk zum D11 kontrolliert werden. Hier ist besonders auf /WD, /RD, /IX und /RDY hinzuweisen. Falls Format laeuft, aber kein Lesen moeglich ist, sollte speziell /WD mit seiner Erzeugung und /RD mit seiner Auswertung untersucht werden.

Fuer Hinweise und Probleme kann man sich an den ACC – Dessau wenden. $% \left(1\right) =\left(1\right) \left(1\right) +\left(1\right) \left(1$

Stueckliste FDC

lfd.	Anz.	Benennung	Bezeichnung
1	1	U 8272 04	D11
2	2	DS 8205	D03, D04
3	1	DS 8286	D1
4	1	DS 8283 / 8287	D20
5	2	DL 002	D06, D14
6 7	2	DL 004	D07, D08 D05, D15
8	1	DL 008 DL 074	D13
9		DL 123	D10
10		DL 175	D09
11		DL 193	D12, D16
12	1	DL 251	D17
13	1	DL 8121	D02
14	2	A 302	D18, D19
15	1	Quarz 8 MHz	Q
16	2	SAY 30	VD1, VD2
17		SS 218 o.aehnl.	VT1
18 19		Widerst. 220 O " 330 O	R01, R02, R12, R13, R14, R15, R16 R17, R18, R19, R20, R21
20		" 1 kO	R17, R16, R19, R20, R21 R08, R09, R10, R11, R22, R23
21		" 2,5 kO	R07
22		" 4,7 kO	R24
23		" 20 kO	R05
24	1	" 10 kO	R06
25	2	" 100 kO	R03, R04
26	1	Kond. 56 pF	C06
27	1	" 330 pF	C07
28	1	" 1,5 nF	C08
29	1	" 2,2 nF	C05
30 31	1	-, / III	C02
32	17	" 47 nF Elko 47 uF	Cs C03, C04
33	1	" 200 uF	C01
34		Steckverbinder 58 pol.	X1, X2
U -	_		,